Works

Scratch to Verilog HDL

ビジュアルプログラミングが行えるScratch上でFPGAのハードウェア記述言語の1つであるVerilog HDKの自動合成を行う拡張機能です。

時間計算ツール

時間を式として計算するツールです。

My Portfolio by Next.js

自分についてや、今まで作った作品をまとめたウェブページです。

Logic Connect Block

学校のシステム設計演習にてチーム制作した、論理回路を直観的に組み立てられる「ブロック」と、AtTinyブロック用のプログラムを自動生成できる「Webシミュレータ」です。

おしゃべる

自由な声とおしゃべりできるスマートスピーカーの追加コンテンツです。DCON2021にて発表し、7位を獲得しました。

Twattaa

データベースの授業の演習にて作成・発表した匿名掲示板です。

Learn Processing more

部内用のより発展的なProcessingの解説です。 配列, リスト, クラスについて説明しています。